Contenu de la mémoire Séquenceur

 
   
  

Adresse

RET

LOADPC

CLKPC

CLKR

SHIFTRB

LOADB

ShiftRA

LOADRA

Donnée

    
 

LDA #$..

0

0

1

0

0

0

0

0

0

40

Incrémente PC

 
  

1

0

1

1

0

0

0

0

0

60

 
  

2

0

0

0

0

0

0

1

1

3

Chargement // du registre A

 
  

3

0

0

0

1

0

0

1

1

13

 
  

4

0

1

0

0

0

0

0

0

40

Incrémente PC

 
  

5

0

1

1

0

0

0

0

0

60

 
  

6

1

0

0

0

0

0

0

0

80

Fin instruction suivante

 
  

7

1

0

0

0

0

0

0

0

80

    
  

8

1

0

0

0

0

0

0

0

80

    
  

9

1

0

0

0

0

0

0

0

80

    
  

A

1

0

0

0

0

0

0

0

80

    
  

B

1

0

0

0

0

0

0

0

80

    
  

C

1

0

0

0

0

0

0

0

80

    
  

D

1

0

0

0

0

0

0

0

80

    
  

E

1

0

0

0

0

0

0

0

80

    
  

F

1

0

0

0

0

0

0

0

80

    
 

EXG A,B

10

0

0

0

0

1

0

1

0

A

rotation des registres A et B d’un bit

 
  

11

0

0

0

1

1

0

1

0

1A

 
  

12

0

0

0

0

1

0

1

0

A

rotation des registres A et B d’un bit

 
  

13

0

0

0

1

1

0

1

0

1A

 
  

14

0

0

0

0

1

0

1

0

A

rotation des registres A et B d’un bit

 
  

15

0

0

0

1

1

0

1

0

1A

 
  

16

0

0

0

0

1

0

1

0

A

rotation des registres A et B d’un bit

 
  

17

0

0

0

1

1

0

1

0

1A

 
  

18

0

1

0

0

0

0

0

0

40

Incrémente PC

 
  

19

0

1

1

0

0

0

0

0

60

 
  

1A

1

0

0

0

0

0

0

0

80

Fin instruction suivante

 
  

1B

1

0

0

0

0

0

0

0

80

    
  

1C

1

0

0

0

0

0

0

0

80

    
  

1D

1

0

0

0

0

0

0

0

80

    
  

1E

1

0

0

0

0

0

0

0

80

    
  

1F

1

0

0

0

0

0

0

0

80

    
 

ADD A+B –> B

20

0

0

0

0

1

1

0

0

C

Chargement // du registre B

(B=A+B)

 
  

21

0

0

0

1

1

1

0

0

1C

 
  

22

0

1

0

0

0

0

0

0

40

Incrémente PC

 
  

23

0

1

1

0

0

0

0

0

60

 
  

24

1

0

0

0

0

0

0

0

80

Fin instruction suivante

 
  

25

1

0

0

0

0

0

0

0

80

    
  

26

1

0

0

0

0

0

0

0

80

    
  

27

1

0

0

0

0

0

0

0

80

    
  

28

1

0

0

0

0

0

0

0

80

    
  

29

1

0

0

0

0

0

0

0

80

    
  

2A

1

0

0

0

0

0

0

0

80

    
  

2B

1

0

0

0

0

0

0

0

80

    
  

2C

1

0

0

0

0

0

0

0

80

    
  

2D

1

0

0

0

0

0

0

0

80

    
  

2E

1

0

0

0

0

0

0

0

80

    
  

2F

1

0

0

0

0

0

0

0

80

    
 

JMP Adr

30

0

1

0

0

0

0

0

0

40

Incrémente PC

 
  

31

0

1

1

0

0

0

0

0

60

 
  

32

0

0

0

0

0

0

0

0

0

Chargement // du PC

 
  

33

0

0

1

0

0

0

0

0

20

 
  

34

1

0

0

0

0

0

0

0

80

Fin instruction suivante

 
  

35

1

0

0

0

0

0

0

0

80

    
  

36

1

0

0

0

0

0

0

0

80

    
  

37

1

0

0

0

0

0

0

0

80

    
  

38

1

0

0

0

0

0

0

0

80

    
  

39

1

0

0

0

0

0

0

0

80

    
  

3A

1

0

0

0

0

0

0

0

80

    
  

3B

1

0

0

0

0

0

0

0

80

    
  

3C

1

0

0

0

0

0

0

0

80

    
  

3D

1

0

0

0

0

0

0

0

80

    
  

3E

1

0

0

0

0

0

0

0

80

    
  

3F

1

0

0

0

0

0

0

0

80

    
 

NOP

40

0

1

0

0

0

0

0

0

40

Incrémente PC

 
  

41

0

1

1

0

0

0

0

0

60

 
  

42

1

0

0

0

0

0

0

0

80

Fin instruction suivante

 
  

43

1

0

0

0

0

0

0

0

80

    
  

44

1

0

0

0

0

0

0

0

80

    
  

45

1

0

0

0

0

0

0

0

80

    
  

46

1

0

0

0

0

0

0

0

80

    
  

47

1

0

0

0

0

0

0

0

80

    
  

48

1

0

0

0

0

0

0

0

80

    
  

49

1

0

0

0

0

0

0

0

80

    
  

4A

1

0

0

0

0

0

0

0

80

    
  

4B

1

0

0

0

0

0

0

0

80

    
  

4C

1

0

0

0

0

0

0

0

80

    
  

4D

1

0

0

0

0

0

0

0

80

    
  

4E

1

0

0

0

0

0

0

0

80

    
  

4F

1

0

0

0

0

0

0

0

80